アナログ技術紹介


ソニーの多彩な商品群での設計実績と豊富なIP群

ADC
- 超低消費電力 30mW (12bit 50MS/s)
34mW (8bit 300MS/s)
- 超低電圧動作 0.7V動作
- 高精度動作 センサー用16bitΔΣ
PLL
アプリケーションに応じた最適なPLLを設計。
ジッタ予測設計が可能。
- 高速 2.4GHz
- 低TIE 10ps.rms以下

A 30mW 12b 40MS/s Subranging ADC with a High-Gain Offset-Canceling Postive-Feedback Amplifier in 90nm Digital CMOS ISSCC2006.

A Split-Load Interpolation-Amplifier-Array 300MS/s 8b Subranging ADC in 90nm CMOS ISSCC2008.



様々な技術を駆使し、システムに最適なPLLを設計します
代表的なADCリスト
アプリケーション 分解能 FS[MS/s] プロセス
HDD/BD 6bit 600 90n
HDD/BD 6bit 1000 90n
通信 8bit 300 65n
通信/Video 10bit 300 65n
制御 10bit 1 90n
制御 10bit 1 65n
制御 10bit 1 40n
通信 12bit 40 90n
カメラ 14bit 50 180n
オーディオ 16bit 0.096 130n
代表的なDACリスト
アプリケーション 分解能 FS[MS/s] プロセス
Video 12bit 50 90n
Video 12bit 50 65n
Video 10bit 54 40n
代表的なPLLリスト
入力周波数[MHz] 出力周波数[MHz] TIEジッタ[ps-rms] 備考
4 400 10 低比較周波数
低ジッタ
10 800 10 低比較周波数
低ジッタ
6 950 - システムクロック
30 720 - システムクロック
74.25 2376 5 高周波数・低ジッタ
148.5 2376 5 高周波数・低ジッタ